verilog_sdram sdram_de2 sdram_verilog

AbstractDE2上最麻煩的就是SDRAM，但他的大容量又讓人不得不使用，以下是我所知道Altera官方資料談到SDRAM的... 1.DE2原廠光碟\DE2_tutorials\tut_DE2_sdram_verilog.pdf\DE2_tutorials\tut_DE2_sdram_vhdl.pdf 2.Qu...

(原創) 如何在DE2用軟體存取SDRAM? (IC Design) (DE2) (Nios II)

DE2可用的記憶體有Onchip Memory、SRAM、SDRAM和Flash，之前在Nios II討論過Onchip Memory和SRAM了，這次我們來看看SDRAM。 Introduction 使用環境：Quartus II 7.2 SP1 + Nios II EDS 7.2 SP1 + MegaCore IP 7.2 ...

初识DE2-115开发板

初识DE2-115开发板摘自：http://www.cnblogs.com/qingwosuoyou/archive/2012/08/01/2618985.html DE2-115的资源非常丰富，包括核心的FPGA芯片-Cyclone IV 4CE115F29，从名称可以看出，它包含有115千个LE。Altera...

(原創) 如何在DE2用硬體存取SDRAM(4 port)? (IC Design) (DE2)

Abstract之前曾經討論如何在DE2用硬體的Verilog存取SDRAM，當時所使用的SDRAM controller是2 port的，一個read一個write，對大部分情況而言是夠用的，這次要討論的是4 port的SDRAM controller, 2 read, 2 write。...

set_global_assignment -name VERILOG_FILE "C:/niosII_cycloneII_2c35/full_featured/ddr_sdram_auk_ddr_sdram.v" set_global_assignment -name VERILOG_FILE "C:/niosII_cycloneII_2c35/full_featured/ddr_sdram...

ALTERA DE2 之 verilog HDL 学习笔记02 - 数码管

标签： altera de2 fpga

由于刚上手FPGA，所以刚开始有些...这第二个文章我就基于友晶的demo修改，来学习DE2上面的数码管吧。首先是数码管的原理图：由原理图可知，数码管是共阳极的，所以给一个低电平，数码管点亮。首先对照上图将

(真OO无双原創) 建立Nios II對SDRAM工程? (SOC) (Nios II) (DE2) (DE2-70)

AbstractDE2 CD所提供的Reference Design無疑是最佳的Nios II範本，他將DE2所有的周邊都驅動了，不過對於初學者來說，一些高級的周邊(如TV Decoder、Audio CODEC等...)暫時用不到，還增加了複...

(原創) 如何解決DE2_LCM_CCD上下顛倒左右相反與無法設定曝光值的問題? (SOC) (DE2)...

(原創) 如何在DE2用硬體存取SDRAM? (IC Design) (DE2)

Abstract 之前討論過在DE2用軟體的C語言存取SDRAM，本文討論用硬體的Verilog存取SDRAM。 Introduction使用環境：Quartus II 7.2 SP1 + MegaCore IP 7.2 SP1 + DE2(Cyclone II EP2C35F627C6)在(原創) 如何在DE2用軟...

DE2-115 SDRAM地址问题

我在跑VEEK-MT的camera的demo（DE2-115+D5M），运行很正常，但是当我在top module中修改SDRAM Controller的时候，就是把 WR2_ADDR(23'h100000); WR2_MAX_ADDR(23'h100000+800*480/2); RD2_ADDR(23'h100000); RD2...

(原創) 如何產生VGA的Color Pattern Generator? (SOC) (Verilog) (DE2) (DE2-70)

Abstract 本文使用Verilog在VGA產生Color Pattern Generator。 Introduction 使用環境：Quartus II 8.0 + DE2(Cyclone II EP2C35F627C6) or DE2-70 (Cyclone ...DE2_70.v / Verilog 1 /* 2 (C) OOM...

《Verilog HDL与FPGA数字系统设计》书籍试读体验

标签： fpga开发

最近参加一个面包板社区的图书试读活动：《Verilog HDL与FPGA数字系统设计》书籍试读，有幸从众多申请者中得到这次试用机会，非常感谢面包板社区和机械工业出版社的支持。收到这本书的过程，中间还有一些小插曲。这...

(原創) 如何從Nios II讀出CMOS放在SDRAM中的影像? (SOC) (SOPC Builder) (Nios II) (DE2-70) (TRDB-D5M) ...

本文提供一個CMOS Controller，讓Nios II可以藉由CMOS Controller控制CMOS，並能讀出CMOS放在SDRAM中的影像。 Introduction 使用環境：Quartus II 8.0 SP1 + Nios II EDS 8.0 SP1 + DE2-70 (Cyclone II EP2C70F896...

(原創) 如何以32 bit的方式存取SDRAM? (SOC) (Nios II) (SOPC Builder) (DE2-70)

在DE2因為只有一顆16 bit的SDRAM，儘管Nios II CPU是32 bit，存取SDRAM時必須透過Dyanamic Bus Sizing機制，花2個clk才能將32 bit資料讀取/寫入SDRAM；但DE2-70有2顆16 bit SDRAM，是否使用雙通道的方式，將這2顆16 ...

Quartus II警告及原因

标签： verilog FPGA

Quartus II警告及原因 ...amp;uid=271163&amp;do=blog&amp;id=75012 1、Warning (10227): Verilog HDL Port Declaration warning at PRESS_MODELE.v(29): data type declara...

(原創) 如何實現Real Time的Sobel Edge... (SOC) (Verilog) (Image Processing) (DE2-70) (TRDB-D5M) (TRDB...

本文使用Verilog在DE2-70實現Sobel Edge Detector，並深入探討Line Buffer在Video Processing上的應用。 Introduction 使用環境：Quartus II 8.0 + DE2-70 (Cyclone II EP2C70F896C6N) + TRDB-D5M + TRDB-LTM ...

(原創) 如何將CMOS影像以RGB16的方式存入SDRAM? (SOC) (DE2-70) (TRDB-D5M) (TRDB-LTM)

在數位視訊系統中，SDRAM扮演CMOS與LCD之間frame buffer的腳色，但若SDRAM另用他用，只好將RGB以16 bit方式存入SDRAM，將節省下來的空間做其他用途。 Introduction 使用環境：Quartus II 8.0 SP1 + DE2-70 ...

(原創) 如何實現Real Time的Sobel Edge Detector... (SOC) (Verilog) (Image Processing) (DE2) (TRDB-DC2)...

之前討論過使用Verilog實現Sobel Edge Detector的原理與方式，用的是DE2-70平台，這次討論如何在DE2平台實現。 Introduction 使用環境：Quartus II 7.2 SP3 + DE2(Cyclone II EP2C35F627C6) + TRDB-DC2 在(原創) ...

(转载) 如何實現Real Time的Sobel Edge... (SOC) (Verilog) (Image Processing) (DE2-70) (TRDB-D5M) (TRDB...

original link:http://www.cnblogs.com/oomusou/archive/2008/08/25/verilog_sobel_edge_detector.htmlAbstract 本文使用Verilog在DE2-70實現Sobel Edge Detector，並深入探討Line Buffer在Video Processing上的應用...

OpenSOC86:x86体系结构的开放实现-开源

标签：开源软件

OpenSOC86是Verilog中x86架构的开放实现。当前版本仅实现16位部分（实模式）。该处理器是流水线架构，主频为Cyclone II -6级，时钟频率为100 MHz。因此，可以将其视为类似于实模式中的486。几个外围设备也以某种...